

ENSICAEN
Computer Science

FAMILLE SANDY BRIDGE

Architecture et Technologie des Ordinateurs

Hugo Descoubes - Novembre 2013

ENSICAEN
Computer Science

SANDY BRIDGE

Front End – Out-of Order Engine – Execution Core – Famille Haswell

Analysons maintenant les principaux mécanismes d'accélération matérielle apportés au fil des années et rencontrés sur architecture Sandy Bridge de Intel. Une bonne partie de ces mécanismes d'optimisation n'ont pas forcément à être connus des développeurs, même pour un développeur bas niveaux.

Contrairement à d'autres architectures (par exemple, CPU DSP C6xxx de TI), les CPU's compatibles x86-64 exécutent un flot d'instruction présent in-order en mémoire et appliquent des mécanismes d'accélération matérielle d'exécution out-of order dans le CPU. Ceci amènent notamment une architecture hardware plus complexe, plus gourmande en énergie, sujette à de fortes contraintes d'échauffement, plus difficile à appréhender et à accélérer.

2 – copyleft

ENSICAEN
Computer Science

SANDY BRIDGE

Front End – Out-of Order Engine – Execution Core – Famille Haswell

Observons les principales évolutions des architectures x86-64 du 8086 jusqu'à l'architecture Sandy Bridge :

CPU Architecture	Année	Espace d'adressage Linéaire/physique	Principales évolutions
8086	1978		Jeu d'instruction x86 original, segmentation mémoire
80186		16bits (logical)/20bits (phys.)	Accélération matérielle (calcul d'adresses, multiplication, division ...)
80286	1982	16bits (logical)/30bits (linear)/24bits (phys.)	MMU (Memory Managment Unit) avec segmented mode, tables GDT (Global et Local Descriptor Table) et LDT, modes protégés avec privilèges
80386	1985		Jeu d'instruction 32bits (IA-32), MMU avec unité de Pagination
80486	1989	32bits (logical)/46bits (linear)/32bits (phys.)	Pipeline RISC-like, mémoire cache intégrée et FPU (Floating Point Unit)
Pentium	1993		Processeur superscalaire (exécution plusieurs instructions par cycle CPU via plusieurs unités d'exécution), extension MMX
Pentium pro (P6)	1995		Cache L2 intégré, PAE 4bits (Physical Address Extension), translation micro-instructions (uop), exécution out-of order, exécution spéculative (register renaming)
Pentium II Pentium III	1997	32bits (logical)/46bits (linear)/36bits (phys.) via PAE	Cache L3 intégré, extension SSE (instructions SIMD)
Pentium 4	2000		Extension SSE2, Hyper-Threading, pipeline profond, uop cache (Trace Cache)

3 – copyleft

ENSICAEN
Computer Science





SANDY BRIDGE





Front End – Out-of Order Engine – Execution Core – Famille Haswell





Observons les principales évolutions des architectures x86-64 du 8086 jusqu'à l'architecture Sandy Bridge :



CPU Architecture	Année	Espace d'adressage Linéaire/physique	Principales évolutions
Pentium 4 Prescott	2004	Cf. CPUID	Jeu d'instruction x64 (Intel 64), extension SSE3
Core 2	2006		Multi-cœurs, extension SSE4 (Penryn), faible consommation
Atom	2008	Cf. CPUID	Très faible consommation, exécution in-order (marchés laptop et mobile)
Core i7 Nehalem	2008	Sur ma machine Intel 64 famille Sandy Bridge sous Linux 48bits (linear-virtual)/36bits (phys.)	3 niveaux de cache intégrés, bus QPI (remplaçant FSB vers chipset), extension pour cryptage AES
Sandy Bridge Ivy Bridge	2011		Extension SSE5 et AVX, GPU, advanced uop cache

4 – copyleft









Front End – Out-of Order Engine – Execution Core – Famille Haswell

Il existe plusieurs familles d'architectures capables d'exécuter un flot d'instructions dans le désordre (out-of order). Les architectures Intel (depuis le Pentium pro famille P6), les PowerPC de IBM, les Cortex-A de ARM ... effectuent ces mécanismes d'accélération dans le CPU au niveau de l'étape d'exécution (après décodage).

D'autres architectures comme les processeurs spécialisés DSP C6000 de Texas Instruments effectuent ces mécanismes à la compilation. L'avantages étant d'avoir une architecture CPU beaucoup plus simple mais un code out-of order en mémoire contrairement aux architectures précédemment citées qui possèdent un code in-order en mémoire et donc plus facile à lire et à debugger pour le développeur.

19 – copyleft

Front End – Out-of Order Engine – Execution Core – Famille Haswell

Prenons un exemple de code en assembleur C6000 de TI. Observons ce même code non optimisé (in-order) et légèrement optimisé (out-of order). Architecture superscalaire non-exploitée :

Memory program in order	Memory program out-of order
<pre> ; void function (16, 1); MOVKL 16, A4 MOVKL 1, B4 MOVKL retAdd, B3 MOVKH retAdd, B3 B function NOP 5 ; jump to function and return here after! </pre>	<pre> ; void function (16, 1); B function MOVKL 16, A4 MOVKL 1, B4 MOVKL retAdd, B3 MOVKH retAdd, B3 NOP 1 ; jump to function and return here after! </pre>

20 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Instruction Decoder Queue

~4 uops guarantee/Cy (out-of order)

Allocate and Rename
Register Allocation Table

up to 4 uops/Cy

- unfused
- micro-fused
- macro-fused

Large set of rename registers

Etudions l'étage d'exécution out-of order de micro-opérations (exécution spéculative) :

- L'étage d'allocation et de renommage est chargé d'allouer des ressources au flot de uops (registres temporaires renommés). Cette unité travail avec un très large jeu de registres non accessibles au développeur et enfouis dans l'architecture du CPU (registres entiers 160 entry, flottant 144 entry...)

21 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Rappelons l'exécution et le découpage en micro traitements de l'instruction dpps précédemment rencontrée :

dpps 0xF1, %xmm2, %xmm1

Opération

```
DP_primitive(SRC1, SRC2)
IF (imm8[4] = 1)
  THEN Temp1[31:0] ← DEST[31:0] * SRC[31:0];
  ELSE Temp1[31:0] ← +0.0; FI;
IF (imm8[5] = 1)
  THEN Temp1[63:32] ← DEST[63:32] * SRC[63:32];
  ELSE Temp1[63:32] ← +0.0; FI;
IF (imm8[6] = 1)
  THEN Temp1[95:64] ← DEST[95:64] * SRC[95:64];
  ELSE Temp1[95:64] ← +0.0; FI;
IF (imm8[7] = 1)
  THEN Temp1[127:96] ← DEST[127:96] * SRC[127:96];
  ELSE Temp1[127:96] ← +0.0; FI;
Temp2[31:0] ← Temp1[31:0] + Temp1[63:32];
Temp3[31:0] ← Temp1[95:64] + Temp1[127:96];
Temp4[31:0] ← Temp2[31:0] + Temp3[31:0];
```

XMMi (i = 0 à 15 with Intel 64)
128bits General Purpose Registers
for SIMD Execution Units

XMM1	128	96	64	32	0
	a3	a2	a1	a0	
XMM2	128	96	64	32	0
	x3	x2	x1	x0	
Temp1	128	96	64	32	0
	a3.x3	a2.x2	a1.x1	a0.x0	
				32	0
				Temp2	a0.x0 + a1.x1
				32	0
				Temp3	a2.x2 + a3.x4
				32	0
				Temp4	a0.x0 + a1.x1 + a2.x2 + a3.x4

22 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Instruction Decoder Queue

~4 uops guarantee/Cy (out-of order)

Allocate and Rename
Register Allocation Table

up to 4 uops/Cy

- unfused
- micro-fused
- macro-fused

Large set of rename registers

- L'étage d'allocation et de renommage peut également exécuter puis retirer du pipeline certaines instructions simples dites idiomatiques :

- ✓ **nop**
- ✓ **Zero idioms** (sub reg, reg, xor reg, reg ...)
- ✓ ...

23 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Instruction Decoder Queue

~4 uops guarantee/Cy (out-of order)

Allocate and Rename
Register Allocation Table

up to 4 uops/Cy

- unfused
- micro-fused
- macro-fused





Large set of rename registers

Retirement
ReOrder Buffer (ROB)

168 uops entry in-flight

- L'étage de retirement peut supporter jusqu'à 168 uops en vol. Cet étage est chargé de retirer les uops de la file d'attente après s'être assuré du bon résultat suite au passage dans l'étage d'exécution. L'unité de retirement est également chargée de capturer les défauts et exceptions matérielles (stop l'exécution des uops à la source des défauts pour le processus courant).

24 – copyleft



Front End – Out-of Order Engine – Execution Core – Famille Haswell

SANDY BRIDGE

Les instructions et donc uops désirant réaliser un accès à la mémoire donnée amènent naturellement des latences. Les grandeurs données sont optimales et ne tiennent pas compte d'éventuels cache miss, défauts d'alignement, d'exceptions matérielles et de l'hypertexting (partage des unités d'exécution) :

Instruction	Operands	uops fused	unfused uops					Latency	Reciprocal Throughput	Comments
			p0	p1	p5	p23	p4			
dpps	xmm, xmm, imm8	4	1	2	1	-	-	12	2	SSE4.1
	xmm, m128, imm8	6	5			1	-	12	4	

29 – copyleft

ENSICAEN
Computer Science

SANDY BRIDGE

Front End – Out-of-Order Engine – Execution Core – Famille Haswell

A titre indicatif, observons les empreintes silicium de chacun des étages ou entités précédemment présentées :

Sandy Bridge Core

Sandy Bridge General Purpose Processor

Processor Graphics

Core

Core

Core

Core

Shared L3 Cache

Memory Controller I/O

System Agent & Memory Controller

Execution Units

L1 Data Cache

L2 Cache & Interrupt Servicing

Memory Ordering & Execution

Paging

Out-of-Order Scheduling & Retirement

Instruction Decode & Microcode

Branch Prediction

Instruction Fetch & L1 Cache

30 – copyleft

Front End – Out-of-Order Engine – Execution Core – Family Haswell

ENSICAEN
Computer Science

SANDY BRIDGE

A titre indicatif, observons les empreintes silicium de chacun des étages ou entités précédemment présentées :

The diagram illustrates the Sandy Bridge Pipeline, showing the flow of instructions from the L2 Cache and ITLB through various stages including Instruction Fetch Unit, Branch Prediction Unit, Instruction PreDecoder, Instruction Queue, Instruction Decoder, and the Scheduler. It also shows the ALU, FP, and other execution units, and the L2 Cache and ITLB at the bottom.

Sandy Bridge Core

Execution Units	L1 Data Cache & L1 TLB	L2 Cache & Interrupt Servicing
	Memory Ordering & Execution	Paging
Out-of-Order Scheduling & Retirement	Instruction Decode & Microcode	Branch Prediction
		Instruction Fetch & L1 Cache

31 – copy/left

ENSAEIAEN
Computer Science

SANDY BRIDGE

Front End – Out-of-Order Engine – Execution Core – Famille Haswell

Une avancée technologique mal reconnue à l'époque de sa sortie en 2002 sur Pentium 4 mais néanmoins ré-implémenter depuis 2008 sur les architectures CoreiX et Atom est l'Hyper-Threading ou HT. Observons le principe de cette technologie n'exigeant que 5% de silicium supplémentaire mais pouvant dans certains cas améliorer les performances de 30% (applications multi-threads) :

Superscalar CPU (without HT)

Execution Unit instructions use

■ : Thread A
■ : Thread B

Multi Core superscalar's CPU's (without HT)

Execution Unit instructions use

32 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Un processeur supportant l'hyper-threading peut exécuter jusqu'à 2 threads et est alors vu comme si il s'agissait de 2 CPU's distinct, nous parlons alors de CPU logique. Par exemple, pour un Core i7 famille Sandy Bridge 4 cores, le système d'exploitation voit 8 cœurs :

33 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Observons les principales évolutions apportées avec la famille Haswell (4ième génération Core) parue Juin 2013 :

- **Cache** : L1D et L1I 64Ko 8-way associative, L2 1Mo 8-way associative, L3 jusqu'à 32Mo 16-way associative
- **Extensions jeu d'instructions** : AVX2 et FMA3 (Fused Multiple-Add) extension DSP au jeu d'instructions (Digital Signal Processing)
- Meilleure gestion d'énergie
- **Accélérateur Graphique** : support DirectX 11.1, OpenGL 4.0 et OpenCL 1.2

34 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Evolutions du pipeline matériel sur famille Haswell :

Haswell Core at a Glance

Next generation branch prediction

- Improves performance and saves wasted work

Improved front-end

- Initiate TLB and cache misses speculatively
- Handle cache misses in parallel to hide latency
- Leverages improved branch prediction

Deeper buffers

- Extract more instruction parallelism
- More resources when running a single thread

More execution units, shorter latencies

- Power down when not in use

More load/store bandwidth

- Better prefetching, better cache line split latency & throughput, double L2 bandwidth
- New modes save power without losing performance

No pipeline growth

- Same branch misprediction latency
- Same L1/L2 cache latency

IDF2012
35 – copyleft

ENSICAEN Computer Science
SANDY BRIDGE
Front End – Out-of Order Engine – Execution Core – Famille Haswell

Evolutions du pipeline matériel sur famille Haswell :

Microarchitecture Enhancements

- **Energy-efficient performance**
 - Features to improve existing software
- **No change in key pipelines**
- **Example improvements**
 - Improved code fetch BW
 - Better branch prediction
 - Larger OOO window and corresponding structures
 - Increased throughput via 2 new dispatch ports
 - Larger L2 TLB
 - Lower virtualization latencies

Unified Reservation Station

- Port 0: Integer ALU, FMA3, FP Multiply, Divide, Branch, SSE Integer ALU/Integer Multiply/Logical/Shifts
- Port 1: Integer ALU, FMA3, FP Add/Multiply, SSE Integer ALU/Logical
- Port 2: Load/Store Address
- Port 3: Load/Store Address
- Port 4: Store Data
- Port 5: Integer ALU, FP/INT Shuffle, SSE Integer ALU/Logical
- Port 6: Integer ALU, Branch
- Port 7: Store Address

Continue To Push Power-Efficient Performance Within the CPU

IDF2012
36 – copyleft

