


# TRAVAUX PRATIQUES

## PREPARATIONS DES TRAVAUX PRATIQUES

---



## SOMMAIRE

1. PRÉLUDE
2. PROGRAMMATION VECTORIELLE SUR DSP VLIW C6600
3. MÉMOIRE CACHE ET MÉMOIRE SRAM ADRESSABLE
4. MÉMOIRE CACHE ET MÉMOIRE SRAM ADRESSABLE
5. PÉRIPHÉRIQUES DE COPIE MÉMOIRE DMA

## 1. Prélude

Lire le document de prélude et installer les outils de développement !

1. (2pts) Il existe deux grandes familles de filtres numériques, les **filtres FIR (Finite Impulse Response)** et **IIR (Infinite Impulse Response)**. Quels sont les avantages et inconvénients des filtres FIR et citer des exemples d'application dans lesquels nous pouvons les rencontrer ?
2. (1pt) Quel est l'**ordre du filtre** numérique implémenté en TP ? *A titre indicatif, il s'agit du même ordre de grandeur que celui rencontré dans une chaîne radar réelle pour la réalisation d'une convolution discrète*
3. (2pt) Que signifie, **développement guidé par le test** ? *S'aider d'internet*
4. (1pt) Quel est le rôle du qualificateur de type **const** ? *Ne pas répondre "définir une constante"*
5. (1pt) Quel est le rôle des directives pré-processeur **#if** et **#endif** ? *Donner des exemples d'utilisation*
6. (1pt) Quel est le rôle du qualificateur de type **restrict** ? Expliquer dans quels cas nous pouvons l'utiliser ainsi que son utilité dans le cadre de cette trame d'enseignement ? *S'aider d'internet*
7. (2pt) Rappeler ce qu'est un **Timer** pour un processeur numérique (MCU, DSP, GPP, etc) ?

### 2. Programmation vectorielle sur DSP VLIW C6600

1. (2pt) Chez Texas Instruments, qu'est-ce que CSL (Chip Support Library) ?

2. (2pt) Chaque cœur de notre DSP possède un timer 64 bits mis à zéro au reset, extrêmement simple d'utilisation et travaillant à la fréquence de travail du cœur (soit 1,4Ghz dans notre cas). Ces timers se nomment **TSC (Time Stamp Counter)** et servent typiquement à de la mesure de performance. Pour information, tout processeur GPP Intel actuel possède également un timer nommé TSC dans chaque cœur. En vous aidant de la documentation technique de CSL présente dans le répertoire de projet `tp/doc/csl/README.md`, détailler l'**API (Application Programming Interface)** proposée par TI afin d'utiliser ces timers ? Préciser le rôle de chaque fonction ?

3. (6pt) Proposer un code ASM C6000 canonique (sans optimisation) implémentant la fonction de filtrage FIR réalisée en TP mais cette fois au **format entier 16bits en représentation virgule fixe Q1.15**. Utiliser les instructions entières 16bits suivantes et s'aider de la solution au format flottant proposée en cours. Attention un piège se glisse dans les multiplications entières signées. *S'aider d'internet* :

- MPY
- ADD
- SUB
- LDH
- STH
- SHR

S'aider également de la vidéo Texas Instruments ci-dessous concernant leur architecture C6000 : **C6000 architecture (2 of 15)**

<https://training.ti.com/c6000-architecture-2-15?context=1134423-1134325>

```
.global fir_q15_asm

; C prototype :                               match registers :
;
; void fir_q15_asm ( const short * restrict xk,      -> A4
;                  const short * restrict a,       -> B4
;                  short* restrict yk,            -> A6
;                  short na,                       -> B6
;                  short nyk);                   -> A8
fir_q15_asm:
    ; user code

    B          B3
    NOP       5
```

## 4. Mémoire cache et mémoire SRAM adressable

1. (4pt) Rappeler le principe de fonctionnement d'une mémoire cache. *Illustrer votre réponse à l'aide d'un schéma commenté*
  
2. (2pt) Qu'est-ce-qu'un contrôleur cache et quel est son rôle ? *Illustrer votre réponse à l'aide d'un schéma commenté*
  
3. (2pt) Qu'est-ce-qu'une ligne de cache ? *Illustrer votre réponse à l'aide d'un schéma commenté*
  
4. (2pt) Comme pour beaucoup d'architectures actuelles, la famille DSP C6000 utilise une politique de remplacement de ligne de cache du type LRU (Least Recently Used). Que cela signifie-t-il ? *Illustrer votre réponse à l'aide d'un schéma commenté*

## 5. Périphériques de copie mémoire DMA

1. (3pt) Qu'est-ce qu'un DMA ? *Illustrer votre réponse à l'aide d'un schéma commenté*
2. (2pt) Qu'est-ce qu'un canal DMA (DMA channel) pour un DMA ? *Illustrer votre réponse à l'aide d'un schéma commenté*
3. (2pt) En s'aidant de la documentation technique présente dans le répertoire [tp/doc/datasheet/datasheet - corepac - sprugw0c.pdf](#), combien de canaux possède chaque IDMA de notre processeur. De même, combien d>IDMA possède notre processeur DSP C6678 ?
4. (3pt) En vous aidant de la documentation technique de CSL [tp/doc/csl/README.md](#), présenter l'API utile à l'utilisation du canal 0 de l>IDMA. Expliquer son fonctionnement fonction par fonction ?