

Corrigé



# Electronique numérique

Lundi 25 novembre 2019 – 11h-12h30 – durée 1h30 – Matthieu Denoual  
Aucun document autorisé

### Consignes

Les documents, calculatrices et téléphones portables ne sont pas autorisés.

Les réponses seront données sur ces feuilles à l'intérieur des espaces prévus à cet usage.

## Partie 1 : Numération et codage [/6]

Exercice 1 [/3] Complétez le tableau ci-dessous

Base 2 (12 bits)*	Base 10 **	Démarche, erreur de représentation
1111 0011 1010	-12,40	$-12,40 = 12,40$ $12,40 = 12 + 0,40$ $0,40 = 0,25 + 0,15$ $0,15 = 0,075 + 0,075$ erreur = 0
0000 0100 0100	4,25	pondération des bits $2^2 + 2^{-2}$ erreur = 0

0,4 0,8 0,6 0,2 0,4  
x2 x2 x2 x2 x2  
0,8 1,6 1,2 0,4 0,8

000011000110  
111100111001 +1  
111100111010  
0,025 < 2<sup>-5</sup>  
0,03125

\* les nombres binaires seront représentés en complément à deux sur 12 bits virgule fixe Q<sub>8,4</sub>. (Rappel représentation Q<sub>m,k</sub> sur N bits: b<sub>m+k-1</sub>b<sub>m+k-2</sub>...b<sub>k</sub>b<sub>k-1</sub>...b<sub>2</sub>b<sub>1</sub>b<sub>0</sub>; N=m+k)

\*\* les nombres non entiers en base 10 seront représentés avec 2 chiffres significatifs derrière la virgule.

### Exercice 2 [/3]

Codez les valeurs suivantes en format 32 bits virgule flottante selon la norme IEEE 754 rappelée en bas de page.

A = -5

nombre négatif S = 1.

$$A = -1 \times 1,25 \times 2^2$$

$$E - 127 = 2$$

$$E = 129 = 128 + 1$$

$$E : 10000001$$

$$\begin{array}{r} 0,25 \quad 0,5 \quad 0,0 \\ \times 2 \quad \times 2 \quad \times 2 \\ \hline 0,5 \quad 1,0 \quad 0,0 \end{array}$$

$$\begin{array}{cccccccccccc} S & E_7 & E_6 & E_5 & E_4 & E_3 & E_2 & E_1 & E_0 & f_{22} & f_{21} & f_{20} & f_{19} & & f_1 & f_0 \\ 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & & 0 & 0 \end{array}$$

Rappel : représentation en virgule flottante suivant la norme IEEE 754.

La valeur X est représentée suivant la forme :  $X = (-1)^S \cdot 2^{E-127} \cdot 1.F$

X s'écrit alors en binaire virgule flottante :  $\underbrace{e_7 e_6 \dots e_1 e_0}_{\text{signe}} \underbrace{f_{22} f_{21} \dots f_2 f_1 f_0}_E$  ; E et F sont codés en binaire non signé.

## Partie 2 : Transcodeur 4B6B [/6]

### Exercice 3 [/6]

Le transcodage 4B6B étend un code de 4 bits en un code de 6 bits contenant le même nombre de "1" et de "0".

L'objectif de cet exercice est la synthèse d'un transcodeur 4B6B selon la table ci-dessous.

	Code binaire 4B $b_3 b_2 b_1 b_0$	Code 6B $g_5 g_4 g_3 g_2 g_1 g_0$
0	0 0 0 0	0 0 1 1 1 0
1	0 0 0 1	0 0 1 1 0 1
2	0 0 1 0	0 1 0 0 1 1
3	0 0 1 1	0 1 0 1 1 0
4	0 1 0 0	0 1 0 1 0 1
5	0 1 0 1	1 0 0 0 1 1
6	0 1 1 0	1 0 0 1 1 0
7	0 1 1 1	1 0 0 1 0 1
8	1 0 0 0	0 1 1 0 0 1
9	1 0 0 1	0 1 1 0 1 0
A	1 0 1 0	0 1 1 1 0 0
B	1 0 1 1	1 1 0 0 1 0
C	1 1 0 0	1 1 0 0 1 0
D	1 1 0 1	1 0 1 0 0 1
E	1 1 1 0	1 0 1 0 1 0
F	1 1 1 1	1 0 1 1 0 0

Question 3.1 [/0.5]

Le code 6B est-il pondéré ?

*non (pas de pondération associée).*

Question 3.2 [/0.5]

Le code 4B est-il cyclique ?

*non (la dernière représentation du code n'est pas adjacente à la première)*

Question 3.3 [/1]

Quel(s) avantage(s) voyez-vous au code 6B ?


*Il permet la détection d'erreur de transmission si l'on reçoit un nb de "0" différent du nb de "1" c'est qu'il y a une erreur.*

*Le code permet d'avoir la même puissance moyenne pour toutes les représentations.*

Question 3.4 [4]

L'objectif est de synthétiser un transcodeur 4B6B. La synthèse conduira aux expressions des équations logiques pour une implémentation avec uniquement des portes NAND. Il n'est pas nécessaire de dessiner des schémas avec des portes.

Schématiser le transcodeur en identifiant ses entrées et ses sorties :



Utilisez les tables de Karnaugh ci-après pour réduire les expressions logiques donnant les sorties en fonction des entrées. Ecrivez sous chaque table l'expression logique réduite ainsi que l'expression mise en forme pour une implémentation uniquement avec des portes NAND. **Vous ne traiterez que 2 sorties sur l'ensemble des sorties.**

$g_5$

$b_3 b_2$	$b_1 b_0$	0 0	0 1	1 1	1 0
0 0	0 0	0	0	0	0
0 1	0 1	0	1	1	1
1 1	1 1	1	1	1	1
1 0	1 0	0	0	1	0

$g_5 = b_3 b_1 b_0 + b_3 b_2 + b_2 b_0 + b_2 b_1$   
 $\bar{g}_5 = \overline{b_3 b_1 b_0 + b_3 b_2 + b_2 b_0 + b_2 b_1}$

$g_4$

$b_3 b_2$	$b_1 b_0$	0 0	0 1	1 1	1 0
0 0	0 0	0	0	0	0
0 1	0 1	1	0	0	0
1 1	1 1	1	0	0	0
1 0	1 0	1	1	1	1

$g_4 = b_3 b_1 b_0 + \bar{b}_2 b_1 + b_3 \bar{b}_2$

$\bar{g}_4 = \overline{b_3 b_1 b_0 + \bar{b}_2 b_1 + b_3 \bar{b}_2}$   
 $\bar{g}_4 = \overline{b_3 b_1 b_0} \cdot \overline{\bar{b}_2 b_1} \cdot \overline{b_3 \bar{b}_2}$

$g_3$

$b_3 b_2$	$b_1 b_0$	0 0	0 1	1 1	1 0
0 0	0 0	1	1	0	0
0 1	0 1	0	0	0	0
1 1	1 1	0	1	1	1
1 0	1 0	1	1	0	1

$g_2$

$b_3 b_2$	$b_1 b_0$	0 0	0 1	1 1	1 0
0 0	0 0	1	1	1	0
0 1	0 1	1	0	1	0
1 1	1 1	0	0	1	0
1 0	1 0	0	0	0	1

$g_2 = b_3 \bar{b}_2 b_1 \bar{b}_0 + b_2 b_1 b_0 + \bar{b}_3 b_2 \bar{b}_0 + \bar{b}_3 \bar{b}_2 b_0 + \bar{b}_3 b_1 \bar{b}_0$

$g_1$

$b_3 b_2$	$b_1 b_0$	0 0	0 1	1 1	1 0
0 0	0 0	1	0	0	0
0 1	0 1	0	0	0	1
1 1	1 1	1	0	0	1
1 0	1 0	0	1	1	0

$g_1 = \bar{b}_3 \bar{b}_2 \bar{b}_0 + \bar{b}_3 b_2 \bar{b}_1 b_0 + b_3 \bar{b}_2 b_0 + b_3 b_1 \bar{b}_0 + \bar{b}_2 b_1 b_0 + b_2 b_1 \bar{b}_0$

$\bar{g}_3 = \overline{\bar{b}_2 \bar{b}_1 \cdot b_3 b_1 \bar{b}_0 + b_3 b_2 b_0}$

$g_0$

$b_3 b_2$	$b_1 b_0$	0 0	0 1	1 1	1 0
0 0	0 0	0	1	0	1
0 1	0 1	1	1	1	0
1 1	1 1	0	1	0	0
1 0	1 0	0	0	0	0

$g_0 = b_3 \bar{b}_2 \bar{b}_1 \bar{b}_0 + \bar{b}_3 b_2 b_1 \bar{b}_0 + \bar{b}_3 b_2 b_0 + b_2 \bar{b}_1 b_0 + \bar{b}_3 b_2 \bar{b}_1 + \bar{b}_3 \bar{b}_1 b_0$

$\bar{g}_2 = \overline{b_3 \bar{b}_2 \bar{b}_1 \bar{b}_0 + \bar{b}_2 b_1 b_0 + \bar{b}_3 b_2 \bar{b}_0 + \bar{b}_3 \bar{b}_2 b_0 + \bar{b}_3 b_1 \bar{b}_0}$

$\bar{g}_1 = \overline{\bar{b}_3 \bar{b}_2 \bar{b}_0 + \bar{b}_3 \bar{b}_2 b_1 b_0 + \bar{b}_3 \bar{b}_2 b_0 + b_3 \bar{b}_2 \bar{b}_0 + b_2 b_1 \bar{b}_0 + b_2 b_1 b_0}$

$\bar{g}_0 = \overline{b_3 b_2 b_1 b_0 + \bar{b}_3 b_2 b_1 b_0 + \bar{b}_3 b_2 b_0 + b_2 \bar{b}_1 b_0 + \bar{b}_3 b_2 \bar{b}_1 + \bar{b}_3 \bar{b}_1 b_0}$



Question 4.1 [1]

Quelle est la taille nécessaire et suffisante du registre d'états ?

il y a 8 états. En utilisant un codage binaire classique, 3 bits sont nécessaires pour le registre d'états.

Question 4.2 [2]

Représentez la machine à états finis de type Moore réalisée pour la synthèse de l'unité de contrôle. Précisez les entrées et les sorties de la machine à états finis.





Figure 4: diagramme d'état du calcul de division



Question 4.3 [5]

Synthétisez la machine à états finis de type Moore correspondant au diagramme d'états de la figure 4. La synthèse ira jusqu'aux expressions logiques.

Le registre d'état à 3 bits est défini  
il reste à obtenir les expressions des blocs logiques combinatoires.

Remarque : veillez à expliquer votre démarche.

états	code associé
	Q <sub>2</sub> Q <sub>1</sub> Q <sub>0</sub>
attente	0 0 0
initialisation	0 0 1
2	0 1 0
3	0 1 1
4	1 0 0
5	1 1 0
6	1 1 1
7	1 1 1

Table de vérité du bloc logique d'évolution des états.

4 entrées  
3 sorties

entrées		sorties		
entrée système divStart	état présent $Q_2, Q_1, Q_0$			état suivant $D_2, D_1, D_0$
attente tant que divStart de démarrage → 0	0	0	0	0
1	0	0	0	1
indépendant de divStart	X	0	0	1
	X	0	1	0
	X	0	1	1
	X	1	0	0
	X	1	0	1
	X	1	1	0
	X	1	1	1

On utilise des tables de Karnaugh pour obtenir et simplifier les équations.

$D_2$

		$Q_1, Q_0$			
divStart $Q_2$		00	01	11	10
00		0	0	1	0
01		1	1	0	1
11		1	1	0	1
10		0	0	1	0

$$D_2 = \bar{a}_2 a_1 a_0 + a_2 \bar{a}_0 + a_2 \bar{a}_1$$

$D_1$

		$Q_1, Q_0$			
divStart $Q_2$		00	01	11	10
00		0	1	0	1
01		0	1	0	1
11		0	1	0	1
10		0	1	0	1

$$D_1 = \bar{a}_1 a_0 + a_1 \bar{a}_0 = a_1 \oplus a_0$$

$D_0$

		$Q_1, Q_0$			
divStart $Q_2$		00	01	11	10
00		0	0	0	1
01		1	0	0	1
11		1	0	0	1
10		1	0	0	1

$$D_0 = Q_2 \bar{a}_0 + \text{divStart } \bar{a}_0 + a_1 \bar{a}_0$$

Table de vérité de bloc de décodage des sorties

↳ 3 entrées  
6 sorties

	entrées			sorties						
	état présent	$Q_2$	$Q_1$	$Q_0$	loadD	loadM	loadQ	muxM	muxD	divEnd
0	0	0	0	0	0	0	0	1	1	0
1	0	0	1	1	1	0	0	0	0	0
2	0	1	0	0	0	0	0	0	0	0
3	0	1	1	1	1	0	0	0	0	0
4	1	0	0	1	1	0	0	0	0	0
5	1	0	1	1	1	0	0	0	0	0
6	1	1	0	1	1	0	0	0	0	0
7	1	1	1	0	0	1	0	0	0	1

$loadD = loadM = loadCalc$  ;  $muxM = muxD = muxData$  ;  $loadQ = divEnd$

load Calc

$Q_2$	$Q_1$	$Q_0$	00	01	11	10
0	0	0	0	1	1	0
1	0	1	1	1	0	1

mux Data

$Q_2$	$Q_1$	$Q_0$	00	01	11	10
0	0	0	1	1	0	0
1	0	0	0	0	0	0

$loadD = loadM = Q_2 \bar{Q}_0 + \bar{Q}_2 Q_0 + \bar{Q}_1 Q_0$

$muxData = \bar{Q}_2 \bar{Q}_1$

$divEnd = Q_2 Q_1 Q_0$

Question 4.4 [BONUS +2]

Quel(s) avantage(s)/inconvenient(s) voyez-vous à l'algorithme de division de type Goldschmidt comparé à celui que vous avez mis en œuvre en TP ?

Avantage : temps de calcul plus rapide -  
moins de temps de cycle :  $\log_2(m)$  au lieu de  $m$   
pour l'algorithme de TP.

Par exemple pour un format 32 bits, avec l'algorithme de TP  
il faut 32 plus les cycles de chargement initiaux, ici  
il faut 5 cycles plus le chargement initial.

Inconvénient: l'unité de traitement est beaucoup plus grosse  
avec 2 multiplieurs et 1 soustracteur au lieu  
d'un ADD/SOUS pour l'unité de traitement en TP.

Question 4.5 [BONUS +3]

Proposer une méthode et éventuellement une structure permettant de normaliser les valeurs binaires du diviseur et du dividende.

On veut normaliser le diviseur entre  $[0,5$  et  $1[$ .

Cela revient à diviser le diviseur par la puissance de 2  
supérieure à sa valeur.  $2^2 < 5 < 2^3$   
 $4 < 5 < 8$

Une division par une puissance  $k$  de 2 correspond à  $k$   
décalage à droite du nombre.




exemple 5 sur 16 bits  $Q_{3,8}$

$00000101,00000000 \rightarrow /8 \cdot 3 \text{ décalages}$   
 $00000000,10100000 \rightarrow 0,625$

① on cherche la puissance de 2  
avec des décalages à gauche

$N = 8 \text{ bits}$

3 bits  
 $i = N-1 - \text{nb de } 1$   
 $i = 4$



Remarque : pour les diviseurs négatifs, on traite la valeur absolue.